随着市场需求的增加以及技术的发展，微电子封装逐渐走向小型化、集成化和低成本，封装形式不断从二维封装向 3D 的堆叠封装推进。同时，传统摩尔定律( Moore's Law) 的特征尺寸不断接近集成电路技术工艺的物理极限，单纯缩小芯片特征尺寸已不能满足半导体技术和电子产品发展的需求，系统级封装( System in Package，SiP) 技术从封装工艺角度成为另一种延续摩尔定律的技术路线，越来越受到关注并得到应用。

从互连技术角度，SiP 可分为两大类: ① 通过传统的芯片组装技术实现多芯片或器件的封装，如引线键合、载带自动焊( TAB) 、倒装焊等; ② 通过直接互连实现芯片堆叠，如通过硅通孔( TSV) 技术实现将一个芯片直接连接到另一个芯片上。图 1 为国际半导体技术蓝图( ITＲS) 总结的当前 SiP 的主要封装结构。可以看出，系统级封装已经不再是一种单一的封装技术，这种 技 术 包 括 引 线 键 合、倒 装 焊、TAB、封 装 堆 叠( PoP) 、封装嵌入( PiP) 、芯片堆叠( CoC) 、圆片级封装( WLP) 、硅通孔( TSV) 、埋入式基板等封装工艺的混合开发和集成。SiP 综合了多种封装工艺，内部结构复杂，使用材料多样，这导致了其面临着更加复杂的可靠性问题。

经过多年努力，人们已对 SiP 的可靠性开展了大量的研究工作，并已取得了一定的成果。笔者将介绍SiP 产品在热应力、机械应力和电磁干扰下的可靠性研究现状和主要失效机理，并针对航天领域使用的SiP 产品，分析可靠性方面依然存在的问题，并提出相关建议。

1 SiP 的可靠性研究现状

相比单片集成电路，SiP 内部复杂的封装结构以及多种芯片、元件的组合构造导致其对热应力、机械应力以及电磁干扰更加敏感，易出现失效。

1.1 热应力

当芯片、元件高度集成时，产品在组装焊接时会造成温度分布不均匀; 在工作时，随着内部芯片、组件产热的增加，温度会不断增加，尤其是功率型器件的存在。温度的不均匀分布以及异常高温的出现，都会对SiP 内部封装结构造成损伤，不同材料之间因热膨胀系数不一致将产生热失配，界面会出现分层、裂纹等失效现象。

SiP 在设计过程中主要通过热仿真的方法分析其热应力的分布情况，可能存在的热点等，据此通过更改SiP 设计改善其热设计。中电 29 所的季兴桥利用有限元分析方法对 SiP 中芯片堆叠和倒装焊接两种高密度芯片组装做了热仿真分析，发现在同等环境下倒装焊芯片的温度要高于芯片堆叠封装。台湾成功大学的 Deng 等利用计算流体动力学软件建立了回流焊炉子的热分布模型，通过数值模拟的方法建立 SiP 的共轭传热模型，进一步研究了 SiP 在回流焊过程中的热行为，并通过实验验证了模拟的有效性。张旻澍等研究了在经历回流焊工艺后堆叠焊球的形状，发现在回流焊过程由于上层器件的翘曲，堆叠焊球会呈现出不一致的焊接成型，如图 2 所示，并通过模拟发现雪人式焊球的应力集中现象比水桶状焊球更加严重，同时认为现有标准无法对堆叠焊球的可靠性进行合适的测试评估。针对内部缺陷对热应力的影响，日本Toyama Prefectural 大学的 Takahiro Kinoshita 等开展了相应的研究。他们通过有限元方法分析了硅通孔( TSV) 结构中存在空洞时热应力大小及分布情况，发现热应力主要集中在空洞周围，如图 3 所示。

在高温状态，如果有高湿度条件的引入，塑封的SiP 产品更容易出现腐蚀、爆米花、热湿应力失效。华南理工大学廖小雨研究了 SiP 在湿热环境下应力的分布，发现湿应力主要集中在芯片与其他材料相接触的界面处，其原因是芯片不吸湿，塑封料的湿膨胀较大以及粘结层处于基板和芯片、芯片与芯片之间。相同的湿热环境下，双芯片 SiP 封装可靠性受顶层芯片的影响更显著。该课题组还通过有限元软件 Abaqus 对双芯片 SiP 封装整体在温度循环条件下进行了应力应变分析，发现底层芯片、粘结层与塑封体相互接触的 4个边角承受大的应力应变。在热载荷作用下，芯片越薄，SiP 封装体所承受的热应力越大; 黏结层越薄，SiP 封装体所承受的热应力越小。当芯片厚度小于200 μm 时，热应力会明显增加，同时，SiP 封装体的热应力受塑封体材料属性影响明显。

1. 2 机械应力

随着 SiP 在各行各业中的应用越来越广，芯片或器件的堆叠带来的机械方面的可靠性挑战也逐渐成为人们非常关心的一个问题。SiP 在机械应力方面的可靠性主要涉及堆叠封装的厚度和尺寸、热失配、焊点可靠性和包封体的硬度等。

当 SiP 产品中堆叠的薄芯片通过引线键合实现互连时，由于键合过程会对芯片引入很大的应力，内部互连时需要对键合丝的跨度尺寸特别关注。当堆叠芯片厚度在 75 μm 左右，很少进行引线键合，以避免芯片碎裂; 当堆叠芯片厚度增加到 150 μm 或更大时，键合丝的跨度可达 2 mm。目前，通过 TSV、微凸点技术等先进堆叠工艺的应用，国内堆叠封装实现的堆叠芯片数量已经达到 128 层。

由于硅基芯片存在压阻效应，SiP 封装引入的机械应力会影响产品的性能。由于硅晶圆、衬底、模塑化合物和粘接材料之间存在热失配，SiP 在使用过程存在热 － 机械应力。因此选择合适的封装材料以及采用合理的工艺流程，有利于减少热 － 机械应力。仿真技术的引入，可对新设计的 SiP 产品的热失配应力进行模拟，有利于减少产品的热 － 机械应力。

SiP 产品有复杂的互连系统，焊点的可靠性关系到异质材料间电气与机械连接的可靠性，在很大程度上决定了产品的质量。SiP 在循环弯曲、跌落等机械应力作用下，主要的失效点集中在焊点位置，特别是当包封体的硬度较大时。高硬度的包封体会将更多的力传递到焊球上，加速互连失效。除此之外，传递到内部的力会引起基板变形、翘曲，导致芯片的破碎、基板粘接分层、封装和基板间的焊接脱落等失效现象。新加坡的 Lee 等在有限元仿真分析的基础上，考虑蠕变、弹性、塑性应变等多种失效机理，应用Cofin-Manson 疲劳寿命定律，成功预测各种封装焊点的疲劳强度; Kimiko Mishiro 等预测了 BGA /CSP 跌落试验的可靠性，并与仿真结果进行比较，对焊球跌落过程中受到的形变做详细的分析。西安电子科技大学的韩培宇通过对 SiP 进行机械结构振动分析及可靠性计算实现了 SiP 系统上的芯片位置和尺寸的优化。

1. 3电磁干扰

SiP 作为高度集成的封装技术，存在高速、高密度、高功耗、低电压和大电流的发展趋势，产品的抗电磁干扰能力对新产品的成败起到关键性的作用，其中电源分布网络( PDN) 设计和电源完整性( PI) 研究的挑战日益严峻。

理想的电源供给系统提供的电压是一个恒定值，但是，实际的供电系统并不是稳定的。这是因为供电网络是一个分布式网络，存在大量的寄生电阻、寄生电感、寄生电容以及导纳等。图 4 显示了一个串联反相器示意图。其中，晶体管的栅极为输入端，漏极为输出端。而晶体管的栅极可以等效成一个 MOS 电容( 金属－ 氧化物 － 半导体衬底) 。在电路开关时，电容包括两个过程: 达到“1”电平的充电过程和达到“0”电平的放电过程。电路运行速度的快慢是由开关时电容充放电的速度决定的，而电源和地引线上的寄生电阻和寄生电感会降低电容的充放电速度。因此设计低阻抗的供电系统能有效保障为芯片提供稳定的电压和电流。而数字电路的开关电路或模拟电路工作中的瞬态电流经由 PDN 产生瞬态开关噪声( SSN) 引起的电压波动会严重影响晶体管的工作状态: ① 当芯片电源引脚间的电压过小时，会阻止晶体管的翻转; ② 当芯片电源引脚间的电压过大时，也会产生芯片工作可靠性问题;③ 电压波动耦合到静止的晶体管电路，可能会引起信号的误触发; ④ 电压波动会引起的驱动器输出波形延时，严重时也会产生信号的时序问题，表现为数字电路中的抖动。

随着芯片堆叠数量的增加，I /O 互连密度的增加，SiP 产品在设计过程中需要着重研究电源完整性、信号完整性和电磁干扰( EMI) 。其中，电源完整性涉及电源分布网络设计中功率噪声的降低、电压波动的抑制等; 信号完整性( SI) 主要是经由 PND 传导引起的系统噪声问题; 电磁干扰主要来源于电源/地平面间谐振引起的边缘辐射和三维混合芯片堆叠芯片间电感性耦合。图 5 为一种典型的三维系统级封装示意图，清楚地描绘了系统级封装中存在的电源完整性、信号完整性和电磁干扰问题。通过 SiP 中叠层顺序的变化、缩短敏感芯片的键合丝长度、减少键合丝等技术改进不仅能改善信号完整性，而且能削弱电磁干扰。

针对电磁干扰对 SiP 可靠性的影响，目前大多数是从产品本身结构设计、工艺改进等技术手段提升其电磁兼容能力，外部电磁环境干扰对 SiP 可靠性影响的文献研究相对较少。

1．4 SiP 的失效机理

失效机理是指引起电子产品失效的物理、化学过程。导致电子产品失效的机理主要包括疲劳、腐蚀、电迁移、老化和过应力等物理化学作用。失效机理对应的失效模式通常是不一致的，不同的产品在相同的失效机理作用下会表现为不一样的失效模式。SiP 产品引入了各类新材料和新工艺，特别是越来越复杂与多样化的界面和互连方式，这也必然引入新的失效机理与失效模式。SiP 的基本组成包括芯片、组件和互连结构。不同功能的芯片通过粘接等方式安装在基板上，电学连接是通过键合丝键合、倒装焊、粘接、硅通孔等方式实现的。根据 SiP 的内部结构 组成，图 6 展示了其主要的失效机理。

随着电子产品向高密度集成、功能多样化、小尺寸等方向发展，传统的失效分析方法已不能完全适应当前技术发展的需要。为了满足 SiP 产品的失效分析，实现内部互连结构和芯片内部结构中失效点的定位，分析技术必须向高空间分辨率、高电热测试灵敏度以及高频率的方向发展。目前，半导体器件失效分析的试验项目及相关设备主要有以下几种。

① 外部目检: 光学显微镜、扫描电子显微镜和电子探针。

② 电特性测试: 器件功能测试机台和半导体参数分析仪。

③ 无损分析: X-ray、扫描声学显微镜( C-SAM) 、密封性检查以及粒子碰撞噪声测试仪( PIND) 。

④ 内部目检及失效定位: 酸腐蚀开盖机、机械探针测试台等。

为了更好地满足 SiP 产品的失效定位，3D X-ray、同步热发射( LIT) 和磁显微术等非破坏性缺陷检测及定位技术以及液晶热点检测、红外成像、微光显微术( EMMI) 、激光束电阻异常侦测技术( OBIＲCH) 、聚焦离子束等破坏性缺陷检测及定位技术不断被开发应用。

2 存在的问题

SiP 概念自 20 世纪 90 年代提出以来，经过多年发展，其已在多个领域广泛应用。但是，由于 SiP 本身结构复杂，我国半导体技术与西方发达国家相比差距较大，国产航天用 SiP 在可靠性领域依然存在以下问题。

( 1) 国产高可靠性 SiP 产品缺失。现阶段，发达国家在系统级封装技术的研究和开发上处于领先地位，包括美国、德国、比利时、日本、韩国、新加坡、中国台湾等国家或地区。如美国依靠其完整的半导体产业结构，从集成电路设计、终端产品集成等方面促进了系统级封装在应用市场的开拓。由于SiP 产业依靠整个半导体产业链的配合，相比于国外和台湾地区，中国大陆半导体产业起步较晚，目前整体水平仍有差距，特别是核心元器件设计、制造领域。在国家政策支持下，国内封装企业如长电科技、天水天华、通富微电等以及各大高校研究所相继开展了 SiP的研究，在三维封装设计、混合信号芯片的测试方法、TSV 关键工艺等取得一些进展。

国内 SiP 产品整体可靠性与国外产品相比依然有差距，特别是应用在有高可靠性需求的航天航空等领域。由于航天产品本身定量小，无法大量批产，大多以手工作坊的模式进行生产，这导致 SiP 产品的良品率无法得到保障。同时，受限于国内芯片、材料、工艺、设备以及封装设计的水平，部分航天用 SiP 出现芯片性能指标偏低、抗 ESD 能力差、内部互连不稳定、易干扰、塑封料易受潮等因固有缺陷导致的失效现象，产品可靠性较差。为发展航天用高可靠 SiP，应以航天重点型号用关键元器件的国产化工作为主导，不断推动SiP 产品整个产业的自主发展。

( 2) SiP 产品测试分析能力不足。

航天用 SiP 产品设计是集众多技术于一体的复杂技术，设计过程需要考虑如何实现多种工艺、电路和三维互连结构的高密度集成，需要综合优化电、热与机械( 力学) 性能，需要全局平衡信号/电源完整性、EMC /EMI 以及空间环境影响。国内部分现有检测单位对复杂的大规模/超大规模集成电路、微波组件等尚无完整的检测能力，更不具备对 SiP 开展完整的检测分析。这本身与 SiP 内部核心芯片严重依赖进口有关，同时也与当前国内半导体产业精细分工，缺乏能对 SiP 各芯片、组件设计与测试融会贯通的复合型人才有关。并且，国内针对 SiP 的分析文献主要是分析单一应力下单个结构的可靠性，缺少其在综合应力下的整体可靠性分析和评价，与产品的实际应用环境相差较大，无法对航天等高可靠性应用领域的 SiP 产品做出有效的可靠性评价。

( 3) SiP 产品评价标准体系不完善。

目前，针对航天用 SiP 的评价标准主要借鉴 GJB2438A—2002《混合集成电路通用规范》。但是，航天用 SiP 是介于单机设备与元器件之间的一个“特殊群体”，对其进行分析不仅要考虑外部环境的热效应、机械应力、电磁干扰等问题，同时还要兼顾器件自身的热效应、材料匹配、电磁干扰等问题，尤其要关注新结构新工艺带来的评价分析标准的缺失问题。国外早已建立起完备的航天元器件标准体系，如欧洲建立的基于欧洲航天局和航天元器件协调委员会的元器件标准体系，其目标是使元器件的设计、封装、制造形成一套完整的可靠性评价体系; 美国国家航空航天局 NASA 也独立建立了航天元器件标准体系。我国在参考现有的国际标准基础上，结合我国的实际特点，逐步构建了中国航天元器件评价标准体系。但是，由于 SiP 产品结构的特殊性，依照国内现有航天元器件标准已无法对其可靠性进行有效的考核和评价。因此，开展系统级封装产品的评价标准体系建设，使航天用 SiP 产品从设计、封装、制造等多领域形成一套完整的可靠性评价体系显得极为重要与迫切。